岗位职责：
1、负责模块级和全芯片级的逻辑综合，形式验证；
2、负责制定和优化时序约束（SDC），完成静态时序分析（STA），并主导时序签核（Timing Sign-off）；
3、负责RTL代码、网表、SDC的质量检查与规范制定；
4、负责维护和优化逻辑综合、形式验证等中端设计流程，提升团队效率；
5、负责芯片及模块级低功耗设计（UPF）的生成与验证；
6、与后端PR团队合作，支持后端layout和时序收敛。
任职要求：
1、熟练使用业界主流EDA工具，DC/PT/Formality/Spyglass等；
2、熟悉Linux开发环境，熟练掌握Tcl/Perl/Python等脚本语言，能够自主开发效率工具；
3、深入理解数字IC设计流程，特别是综合、STA、形式验证等中端关键环节；
4、具有高速接口IP（如PCIe，DDR）的综合与时序收敛经验者优先；
5、具备良好的团队协作精神和沟通能力，责任心强，积极进取。