岗位职责：

1. 负责模块或顶层从Netlist到GDS2的物理实现, 包括Floorplan, Place, CTS, Route；
2. 负责模块或顶层的IR/EM分析，DRC/LVS/ESD等；
3. 负责模块或顶层的时序收敛，形式验证，低功耗检查，功耗分析等;
4. 协助完成前后端数据交付检查；
5. 具备常见问题的分析与解决能力；
6. 具备先进工艺的后端流程开发和优化者优先；
7. 具备良好的英语读写能力，良好的沟通能力和团队合作精神；

任职要求：

1. 本科及以上学历，微电子学／集成电路/计算机／电子工程／通信工程等相关专业；
2. 4年以上的芯片数字后端设计项目经验；
3. 熟悉 P&R后端工具5/7/12/22nm工艺节点，完成过相关工艺的流片；
4. 熟练使用Cadence/Synopsys的P&R工具，STA/PV signoff 工具；
5. 具备模块级或全芯片级从Netlist到GDS2的整个后端流程Tapout经验（Floorplaning, Power，Planning, Placement & Optimization, CTS，Routing，ECO，RC/Spef，STA）；
6. 熟悉STA静态时序分析及低功耗设计与分析；
7. 具备大规模复杂SOC芯片后端设计经验；做过cpu/ddr等模块优先考虑；
8. 熟练使用Tcl/Perl/Shell等常用脚本语言。