大专以上学历，本科学历有限，电子信息技术等相关的理工科专业

1、WAT测试（Wafer Acceptance Test，晶圆接受测试）是半导体制造中的关键电性检测环节，用于评估晶圆工艺质量和稳定性，确保产品符合设计要求。

核心目的
监控工艺稳定性：通过测试晶圆上特定结构（如测试键，Test Key）的电性参数（如电阻、电容、击穿电压等），验证光刻、掺杂、金属化等工艺是否符合设计要求。
筛选异常晶圆：若某片晶圆的WAT测试结果偏离工艺窗口（如线宽过窄导致电阻异常升高），则判定为不合格，需排查工艺问题（如光刻机对位偏差）。
为CP测试提供参考：WAT结果可预判晶圆整体良率，指导后续CP测试的抽样策略或测试程序调整。
测试内容
主要针对晶圆上的测试结构（非实际芯片Die），

常见参数包括：
金属互连层的线电阻（Sheet Resistance）、接触孔电（Contact Resistance）；晶体管的阈值电压（Vt）、饱和电流（Idsat）、漏电流（Ioff）；氧化层的击穿电压（BV）、电容（Cox）等。

筛选不良Die：标记功能/参数不合格的Die（如逻辑错误、存储读写失败），避免进入封装阶段浪费成本（封装成本可能占芯片总成本的30%-50%）；
验证设计与制造一致性：确保芯片在裸Die状态下的性能（如时序、功耗）符合设计预期；
优化良率分析：通过Die级测试数据（如区域性良率分布），反推前道工艺问题（如光刻掩膜版缺陷导致局部Die失效）。