核心职责：
1.版图设计：完成模拟/数模混合芯片的模块或全芯片布局规划、布线及GDS数据交付，涉及BG、LDO、OPA、OSC、Charge Pump、Rectifier、ESD、IO等模块设计 。
2.物理验证：执行DRC（设计规则检查）、LVS（版图与原理图对比）、ERC（电气规则检查）等验证，确保设计符合工艺要求 。
3.寄生参数提取：通过LPE工具提取寄生效应，优化电路性能 。
4.团队协作：与电路设计工程师沟通需求，配合完成仿真优化及后端设计流程支持 。
任职要求：
1. 学历背景：学历和专业不限。
2.技术能力：
熟练使用Cadence Virtuoso、Mentor Calibre等EDA工具 。
掌握CMOS工艺、版图设计规则及寄生效应知识 。
·两年及以上经验优先，
·全芯片signoff经验优先，
·有高精度、高速或射频模块设计经验者优先 。
·有28nm及以下工艺经验优先。