岗位职责
SerDes IP的架构定义与技术选型；高速SerDes的模拟/数字模块（如PLL、CDR、TX/RX均衡器）方案，原理图设计、仿真及版图设计；封装、单板及系统级设计，信号完整性（SI/PI）设计等，
任职要求
1、8年以上高速SerDes设计经验；
2、精通PLL、CDR、CTLE、ADC/DSP等SerDes关键模块设计，熟悉FinFET先进工艺。
3、熟练使用Virtuoso、ADS、Hspice/Spectre等工具；
4、有56G/112G及以上速率项目经验者优先；
5、有国内外知名厂商SerDes设计、成功投片/量产工作经验优先。