岗位职责：
1.负责完成从netlist到GDS的整个数字后端流程，包括PR（place and route），STA（Static timing analysis），PV（physical verification），PA（power Analysis）等signoff工作。
2.具备一定的timing，sdc，STA等debug能力。
3.具备post mask eco 的能力和经验。
4.与版图设计团队合作，负责数字面积评估及优化。
5.与前端工程师合作，为debug issue提出合理性建议。
完成相关技术文档的撰写和维护。
任职要求：
1.微电子相关专业，本科及以上学历
2.熟悉从RTL至GDS的完整设计流程
3.熟练使用DC/genus, innovus/ICC2, PT/tempus, lec/formality , starrc/QRC, PTPX/voltus, calibre等相关设计工具的某一套或几种
4.具有55nm以下工艺芯片成功tapout经验者优先
5.熟练掌握Makefile，tcl， perl，shell等脚本语言
6.熟悉Verilog语言，以及verdi工具
7.较好的英文读写交流能力
8.具有创新能力和团队合作精神