1. 负责访存子系统验证方案的制定和技术选型，领导团队搭建高效、可靠的验证平台，确保验证工作的全面性和有效性；
2. 指导初级验证工程师进行验证计划制定、测试用例编写和验证平台搭建，审核验证文档和测试结果，把控验证进度和质量；
3. 与设计团队紧密合作，深入理解设计需求和架构特点，制定针对性的验证策略，解决复杂的验证问题，确保系统在各种场景下的功能正确性和性能稳定性；
4. 跟踪访存子系统验证领域的前沿技术和发展趋势，引入先进的验证方法和工具，提升团队的验证能力和技术水平，推动验证流程的自动化和智能化发展。

任职要求：

1. 计算机、电子信息等相关专业本科及以上学历；
2. 3年以上工作经验；
3. 精通 ASIC 设计验证流程和方法，对数字电路验证有深入的理解和丰富的实践经验，熟悉验证覆盖率、形式验证等高级验证技术；
4. 熟练掌握 Verilog、SystemVerilog 等硬件描述语言，具备优秀的代码编写、调试和优化能力，能够熟练运用 UVM 验证方法学进行复杂的验证项目开发；
5. 熟悉多种验证工具和环境，如 VCS、Verdi、NCSim、Formal Verification 等，能够根据项目需求灵活选择和配置验证工具，搭建高效的验证平台；
6. 具有丰富的访存子系统验证项目经验，熟悉互联协议、一致性协议等验证方法和标准，能够应对各种复杂的验证场景和问题，有成功验证大型芯片项目经验者优先；
7. 具备出色的团队领导能力和项目管理能力，能够有效地组织和协调团队成员的工作，合理分配资源，确保验证任务的顺利完成；
8. 具有良好的沟通能力和跨部门协作能力，能够与设计团队、后端团队等进行有效的沟通和合作，推动项目进展，解决技术难题。