参与芯片或数字IP模块的前端设计工作，负责RTL集成、验证及综合支持，协助团队完成高性能、低功耗芯片开发目标。
岗位职责：
1. 根据设计spec完成数字模块设计与集成，配合资深工程师优化设计。
2. 编写测试用例，完成模块级功能仿真，配合完成逻辑综合与时序分析。
3. 编写、维护设计文档，参与跨团队技术讨论。
4. 完成Lint/CDC流程。
任职要求：
1.电子/微电子/计算机相关专业硕士及以上学历，2年以上数字前端设计经验。
2.熟练使用Verilog/SystemVerilog进行RTL设计，了解可综合编码规范；熟悉ASIC基础流程，仿真、综合、时序约束；能使用Python/Perl/TCL编写基础自动化脚本，。
4. 掌握CPU，总线或常用接口协议，有FPGA原型验证经验优先。