作为芯片设计团队的核心成员，参与高性能、低功耗数字IP及芯片的前端设计开发，
岗位职责：
1.RTL设计与优化。负责复杂数字模块，如CPU，子系统，DDR，高速接口，低功耗控制单元等的RTL设计，优化，集成与仿真，确保代码面积、时序、功耗达标；制定设计约束（SDC），配合综合与时序分析团队完成PPA目标。
2.芯片架构协作 ，参与芯片微架构定义，完成模块级Spec编写，给出DFT、低功耗方案。
3.配合原型验证团队，完成相关模块交付及硅后验证；
4.相关设计文档编写。
任职要求：
1.电子/微电子/计算机/通信相关专业硕士及以上学历，5年以上数字前端设计经验。
2.精通Verilog/SystemVerilog，掌握高效RTL编码风格与可综合设计规范； 熟悉ASIC设计流程，包括综合、STA、UPF；了解总线协议/处理器架构/高速接口；熟练使用EDA工具及版本管理工具。
3.有成功流片经验，熟悉芯片全流程开发（从Spec到GDSII）优先。