工作职责：

1. 根据产品规格书完成数字模块的架构设计，满足时序、面积、功耗等设计要求；

2. 负责数字模块的设计与RTL编码，使用 EDA 工具完成仿真、综合等前端流程；

3. 独立完成模块验证工作，包括 RTL 仿真及门级仿真；

4. 与应用工程师协作，搭建 FPGA 验证环境，并协助解决 FPGA 验证过程中发现的问题；

5. 参与芯片调试（Debug）及 ECO 修改相关工作；

6. 配合测试工程师完成相关测试支持工作；

7. 编写和维护项目相关的技术文档和设计资料。

职位要求：

1. 本科及以上学历，电子信息、微电子、集成电路等相关专业，2 年及以上数字 RTL 设计、验证经验；

2. 熟悉数字电路设计流程，掌握逻辑综合、时序分析等数字前端设计方法；

3. 能够独立进行数字模块的仿真与验证，了解 UVM 验证方法者优先；

4. 熟练使用 Verilog，掌握 C 语言及常用脚本语言（如 Python / Tcl），熟悉主流 EDA 工具；

5. 具备 FPGA 验证环境搭建及调试经验；

6. 熟悉常见数字接口协议，如 I2C / I3C / SPI 等，有 I3C 接口开发经验者优先；

7. 具备良好的沟通能力和技术文档编写能力；

8. 具有良好的团队合作精神，做事踏实、责任心强，乐于学习与分享。