核心职责
1. 负责28nm/14nm/7nm等先进工艺节点的模拟电路、数模混合电路或射频电路版图全流程设计，包括布局规划、器件摆放、布线、物理验证及优化迭代；
2. 严格遵循DFM（可制造性设计）、DRC（设计规则检查）、LVS（版图与原理图一致性检查）、ERC（电气规则检查）等行业标准，确保版图设计符合工艺规范与产品性能要求；
3. 协同前端设计、工艺、封装等跨部门团队，解决版图设计中的物理实现难题，参与芯片性能优化与良率提升；
4. 输出高质量版图设计文档、验证报告及相关技术资料，参与技术评审与经验沉淀。
岗位要求
一、专业知识要求
1. 精通版图设计核心理论，深入理解半导体物理、集成电路设计原理，熟练掌握模拟/数模混合信号版图设计方法学；
2. 熟练运用主流版图设计工具，包括但不限于Cadence Virtuoso、Calibre（DRC/LVS/PEX）、Assura、Synopsys IC Compiler/GigaOpt等；
3. 深入掌握28nm及以下先进工艺（如14nm FinFET、7nm EUV）的工艺规则、器件特性、版图设计约束及DFM设计要点；
4. 具备扎实的电磁兼容性（EMC）、静电防护（ESD）版图设计知识，熟悉高速信号完整性、电源完整性（PI/SI）优化策略；
5. 了解半导体制造工艺流程（光刻、蚀刻、掺杂等），掌握版图与工艺、封装的协同设计逻辑。