岗位职责：
满足其一即可：
1. 负责芯片模块级或顶层从Netlist到GDSII的全流程物理实现，涵盖Floorplan、Power Planning、Placement & Routing（PnR）、Clock Tree Synthesis（CTS）等核心环节；
2. 负责芯片静态时序分析（STA）和signoff、确保时序指标收敛， 低功耗设计和形式验证检查；
3. 负责芯片物理验证和signoff，主导DRC、LVS、ERC、PERC、ESD/Latchup等核心验证环节；
4. 负责芯片IREM分析与Sign-Off，涵盖静态/动态IR压降、电源网络（PDN）电流密度、电迁移可靠性等核心验证环节；
5. 负责对接EDA厂商与Foundry，评估新工具、新工艺节点的流程适配性，解决工具版本迭代、PDK迁移中的兼容性问题，持续优化流程性能。
任职要求：
1、学历专业：本科及以上学历，微电子、电子工程、计算机、集成电路等相关专业优先；
2、工作经验：硕士5年以上数字中后端设计经验，有先进工艺流片经验者优先；
公司将会为您提供一个公平、公正、公开的发展平台，期待您的加入！