1. 负责交换芯片的数据通道模块/子系统架构定义及研发文档；
2. 负责模块级的RTL编码和IP集成设计, 对模块做综合、时序/面积优化和可测试性设计；
3. 负责数据通道子系统的FPGA原型/硬件加速器测试分析支持；
4. 配合后端工程师完成布局布线；
5. 负责芯片数据通道子系统支持及攻坚。

1. 精通缓存管理、数据调度、链表实现等设计
2. 熟悉芯片开发流程，熟练掌握芯片从架构到网表的全流程
3. 精通Verilog和SystemVerilog, 熟悉linux工作环境及Perl等编程脚本，掌握VCS、Verdi, DC等EDA工具
4. 具有良好的沟通能力和团队合作能力
5. 至少有1款大型芯片的流片经验
岗位加分项:
1. 有过大型以太网/路由器交换芯片/智能网卡芯片的设计经验者优先
2. 有过CPU/GPU/网络处理器芯片的系统设计经验者优先