1. 1.负责全定制高性能、高可靠性、低功耗、低成本的存算一体电路设计与优化；

2.参与存算一体芯片的整体架构规划及关键技术研发； 3.承担关键子模块的电路设计与逻辑功能验证，确保设计正确性与一致性；

4.参与时序、功耗建模与分析，完成核心模块的版图设计及EMIR验证签核工作。

职位要求：

硕士及以上学历，集成电路、电子工程、微电子等相关专业；

熟练掌握相关编程语言，如 Verilog、VHDL、SystemVerilog 等，以及熟悉 TCL、Perl 等脚本语言。

精通数字集成电路理论及设计方法，掌握模拟电路基础，熟悉数模混合电路设计，有一定的 VLSI 基础。

等）、前端设计工具（VI、Verdi 等）、逻辑综合工具、静态时序分析工具等。

具备全定制数字电路设计经验，熟悉高性能/低功耗设计方法；

了解片上RC网络建模和器件工艺波动对电路的影响。