岗位职责：
1、参与模块spec制定，完成架构设计和模块定义；
2、完成新IP设计，包括verilog代码编写，仿真验证；
3、数字电路的综合，时序验证，版图布局布线后的时序分析，一致性检查等；
4、完成新产品的silicon validation和debug相关工作直至量产。
任职要求：
1、微电子、集成电路设计、电子信息工程硕士及以上学历；
2、有熟练使用Verilog，有全流程，实际产品tapeout项目经验尤佳;
3、熟练MCU常见外设或图像视频显示驱动等经验者优先；
4、有车规芯片设计经验者优先；
5、较强的沟通能力，团队协作能力、学习能力。