岗位职责：
1. 负责完成项目相关的stdcell layout设计工作；
2. 开展中小规模逻辑模块版图与中小规模模拟模块版图设计；
3. 进行DRC/LVS验证，确保验证结果准确，交付成果符合要求；
4. 按照规定的面积、出pin位置及性能指标交付版图文件，保证任务完成，确保Layout完成率达标；
5. 严格遵循项目进度安排，在CXMT engineer给定期限内完成设计任务。
任职要求：
1. 具备2-3年版图设计经验，或5年及以上版图设计经验；拥有28nm以上先进工艺版图设计经验，且有DRAM产品版图设计经验者优先；
2. 熟练掌握版图设计工具，Layout基本操作能力强；能设计出符合电路性能要求的Layout布局，保障DRC/LVS验证结果准确，确保Layout走线方向、宽度、长度，shielding、matching等符合要求；
3. 具备较强的责任心和执行力，能积极应对工作中的问题，主动采取措施保障工作进度与质量；有良好的沟通协作能力，能与团队高效配合；遵守相关规定与工作安排。