1.负责芯片版图的布局规划、物理实现（布局布线）和全面验证（如DRC, LVS），确保设计符合工艺规则和性能目标。
2.作为项目的版图负责人（TOP Layout），主导或深度参与版图规划，并与电路设计、工艺工程师等多方紧密协作。
3.建立和优化版图设计流程、规范；负责或参与最终版图数据的检查（JDV），确保流片成功。

1.本科及以上学历，微电子、材料、电子工程、机械工程、物理等相关专业。
2.精通Cadence Virtuoso、Synopsys IC Compiler等版图设计工具和Calibre等验证工具。熟悉CMOS、BCD等半导体工艺
3.具备出色的跨部门沟通协调能力和团队合作精神
4.掌握ESD、Latch-up等可靠性设计知识。对寄生效应、器件匹配、信号完整性有深刻理解
5.10年以上版图设计经验，具备多个工艺节点、复杂芯片（尤其是模拟/数模混合芯片）的成功流片经验。