1、完成前端设计工作，包括RTL编写、综合（Synthesis）、时序约束（SDC）与时序检查（STA）以及形式验证（Formal Verification）；
2、进行功耗分析、性能评估并输出设计文档、技术报告；
3、使用Verilog/Chisel等语言进行功能仿真，配合验证工程师完成模块级/系统级仿真、覆盖率分析、FPGA原型验证以及芯片调试；
4、负责制定验证计划、搭建验证平台、编写UVM/Testbench并执行验证任务，输出验证报告；
5、与软件、FPGA、后端工程师紧密合作，分析调试设计缺陷，推动Bug修复并完成芯片级集成、测试与调试；
6、参与芯片架构设计、Spec定义及技术交流，撰写设计/验证文档并进行技术培训；
7、熟练使用主流EDA工具进行综合、时序、仿真与验证
岗位要求：
1、电子、微电子、计算机、通信、集成电路等相关专业，硕士及以上学历（部分岗位接受本科）。
2、扎实的数字电路理论基础，熟练掌握Verilog/SystemVerilog或Chisel，具备大型项目经验者优先。
3、熟悉前端设计流程（RTL编写、综合、时序、功耗分析）及验证方法论（UVM、覆盖率、形式验证），能熟练使用EDA设计工具进行仿真、时序检查。
4、具备C/C++或汇编语言基础，熟悉Linux/Unix开发环境，能够编写脚本（Python、Perl、TCL）以提升设计/验证效率。
5、良好的学习能力、分析与解决问题的能力，具备团队协作、沟通与技术文档撰写能力。对前沿技术（CPU微体系结构、AI加速器、射频/模拟前端等）有浓厚兴趣并能快速跟进。
6、熟悉Chisel/Scala、Java、UVM、VMM验证方法论或具备FPGA原型开发经验，有处理器、PCIe、DDR、GPU、媒体编解码等IP开发经验者优先。