岗位职责:
1.负责芯片的后端物理实现,包括布局布线、时钟树生成、功耗分析、信号完整性分析等;
2.完成从Netlist到GDSII的物理设计流程,涵盖Floorplan、PnR、CTS、Timing closure、Power closure、DRC/LVS等环节;
3.进行低功耗设计验证,包括UPF、vPower、gating等;
4.优化芯片性能、功耗和面积,确保设计满足PPA(功耗、性能、面积)要求。
任职要求:
1.本科及以上学历,5年以上相关工作经验,有先进工艺流片经验更佳;
2.熟悉综合、布线、版图等中后端设计、仿真流程;
3.精通Timing分析,常见SDC约束等;
4.熟悉Foundry工艺文件及IP库文件内容;
5.了解逻辑综合、DFT;
6.良好沟通能力,工作态度积极主动,有团队合作精神。