工作职责
1. 参与AI加速器架构设计和RTL实现，集成等工作
2. 参与AI加速器数学模型的设计和实现
3. 使用综合、STA和功耗分析工具，分析优化模块的时序，面积和功耗指标
4. 参与AI加速器的性能优化，面积优化
5. 参与IP交付流程，协同编译器设计团队，完成算法加速的优化

任职要求
1. 微电子，电子等相关专业本科或研究生及以上学历
2. 8年以上芯片IP设计经验
3. 深入理解前端ASIC设计流程：熟悉前端EDA工具如Verdi，spyglass等；扎实的RTL逻辑设计及编码能力， 熟悉Verilog/System Verilog 硬件描述语言
4. 具有大规模芯片设计经验优先
5.熟悉深度学习算法，了解深度学习算法基本原理者优先

工作地点：北京海淀区