工作职责：
1、负责7nm工艺下SoC或专用芯片的模块级/系统级逻辑设计，基于产品需求完成RTL代码编写、模块划分与架构细化，确保代码的可综合性、可测试性与低功耗特性。
2、参与芯片需求分析与规格定义，协同架构师完成功能拆解，输出模块概要/详细设计、时序约束文档。
3、开展逻辑仿真与功能验证的前期工作，编写测试点与典型测试用例，配合验证团队完成模块级、系统级验证，定位并修复设计中的功能与时序问题。
4、对接逻辑综合工程师，提供清晰的设计约束与接口定义，参与综合方案评审，解决综合过程中出现的设计相关问题。确保网表满足时序、面积、功耗目标。
5、具备clock gating, power gating等基本低功耗设计技能，并在项目中落实。
任职资格：
1、硕士及以上，通信/微电子/计算机等相关专业。
2、具有8年以上，12nm以下工艺节点，通信芯片（4G/5G）SoC芯片相关设计经验。有3次+成功流片经验。
3、精通12nm及以下先进工艺的设计特性，了解工艺角、电压温度对芯片性能的影响。7nm经验者优先。
4、精通可靠性设计（DFT），协助芯片测试工程师优化ATE方案，避免筛片过程中的漏检或错检问题。提高筛选可靠性。
5、了解SoC系统架构，具备IP核集成及总线协议（AXI、AHB）应用能力。