工作内容：
1、承担基于FPGA/CPLD的逻辑项目开发、仿真和实现，输出时序优的逻辑版本；
2、解决研发和生产逻辑相关的技术问题定位，输出解决方案。
任职要求：
业务技能要求：
能独立承担系统逻辑部分设计、开发、调测等开发任务。
专业知识要求：
1、熟练掌握verilog / VHDL硬件描述语言；
2、熟悉FPGA/CPLD开发流程，掌握常用开发工具和调测手段；
3、熟练掌握常用的总线设计，如串口、PCIE、DDR3等；
4，有一定算法实现能力者优先。
5.具有较强的沟通能力和解决问题能力，工作态度积极主动，有团队合作精神。
公司福利：
1、周末双休
2、五险一金+商业保险
3、年休假
4、工作午餐
5、提供免费多样化中餐+乒乓球运动场地
6、生日福利
7、每年免费体检
8、三八、端午、六一、中秋、春节等节假日福利
9、福利礼金或津贴：结婚、生育、住院等
10、团建活动 / 跨省旅游
11、年终奖
12、离职礼物
13、实习期间可给予住宿补贴/ 另可提供推荐信
14、团队氛围巨好
15、完备的入职培训与成体系的在职培训，提供外派学习机会