岗位职责

负责芯片高速接口IP的集成设计或验证工作，主要包括：

1．负责芯片高速数据接口IP(PCIe/ETH/USB等)的SoC集成和定制逻辑设计；

2．负责高速数据接口IP的验证平台搭建及维护，并协助完成FPGA原型平台的相关验证工作；

3．协助完成高速数据接口相关的测试，包括接口性能、信号质量、眼图指标等；

4．协助软件开发工程师完成高速数据接口相关的底层驱动和应用软件的开发。

岗位要求

1. 计算机、微电子及集成电路等相关专业，本科及以上学历；

2. 精通Verilog/SystemVerilog或VHDL等数字电路硬件描述设计语言;

3. 熟悉数字前端IC设计或验证流程，熟悉前端设计与验证常用EDA工具，熟悉UVM验证方法学是加分项；

4. 熟悉芯片SoC系统架构，熟悉PCIe、ETH、USB、Rapid IO等任一常用高速IP接口和协议；

5. 至少有以下1种接口IP的设计或验证研发经验：PCIe、ETH、Rapid IO、JESD204B、USB、Type-C、SDIO、MIPI、CAN接口等；

6. 具有较强的学习能力、沟通能力和良好的团队合作精神。

岗位薪酬

年薪30万～80万，具体视实际面试情况而定。

工作地点

北京