1. 后端设计与实现

- 网表综合：根据前端提供的RTL进行综合生成网表。

- 布局规划：根据网表，进行芯片的布局规划，包括模块摆放、电源网络设计等。

- 布线设计：完成芯片的全局布线和详细布线，确保信号完整性、时序要求和功耗目标。

2. 物理验证，包括DRC、LVS

3. 时序分析与优化

- 静态时序分析（STA）：进行静态时序分析，确保设计满足时序要求。

- 时序优化：根据时序分析结果，优化版图设计，解决时序违规问题。

4. 功耗分析与优化

5. 信号完整性分析

6. 文档编写与维护

7. 与前端设计团队协作，配合完成封装交互及流片数据提交，有一定的debug能力，能够及时反馈问题。

任职要求

1. 熟练使用Synopsys 的EDA工具，如ICC2, DC 等；

2. 掌握数字后端设计全流程（综合、布局布线、时序分析、物理验证）；

3. 掌握数字后端ECO的全流程；

4. 具备时序收敛、功耗优化、信号完整性分析等问题的解决能力；

5. 能够编写脚本（Tcl、Perl、Python）实现流程自动化；

6. 具备良好的团队协作和沟通能力；

7. 了解先进工艺节点和行业新技术趋势；

8. 有55/40/28nm工艺节点的项目经验；参与过至少2个以上完整的芯片设计项目，从RTL到GDSII的全流程；