参与从RTL到GDSII的物理实现流程，重点负责UPF低功耗设计、DFT Pattern调试及量产支持，确保芯片满足功耗、时序和可测试性要求。
岗位职责：
1. RTL到网表物理实现，参与模块级或芯片级综合，优化时序、面积和功耗。
2. 低功耗设计UPF流程，实现多电压域设计，定义并验证UPF/CPF低功耗流程；分析功耗并优化。
3. DFT Pattern调试与量产支持，完成Scan/ATPG Pattern生成与验证，调试测试覆盖率问题；参与芯片量产问题分析，定位DFT相关测试失效根因。
4. 流程优化与自动化，开发TCL/Python脚本提升工作效率，协助建立和完善中端实现流程文档。
任职要求：
1.电子/微电子/计算机相关专业硕士及以上学历，2年以上数字中端实现经验， 至少参与过1款芯片的物理实现。
2.熟悉综合，STA基础流程，掌握UPF/CPF低功耗设计方法，具备多电压域设计经验。
3.了解DFT基础（Scan/ATPG/MBIST），能调试测试Pattern问题。
4.能使用TCL/Python进行基础脚本开发。