职位介绍
岗位职责
1. IC 驱动与配置
负责在 Zynq PS 端（ARM Cortex-A9/A53）实现 IC 的 SPI寄存器配置、功耗管理、时序切换与 CRC 校验；
与 PL 端工程师协作，定义 AXI-Lite/AXI-Stream 接口协议，实现 PL↔PS 的数据与事件交互。
2. 高速数据采集链路
在 PS 端编写 Linux 驱动，完成 LVDS-→PL 反序列化数据的 DMA 搬运、DDR 缓冲、帧同步与丢帧检测；设计零拷贝或 DMA 流水线，将数据流实时封装并通过 GbE / 10 GbE / PCIe / USB 3.0 等接口上传。
3. 系统软件架构
维护 PetaLinux / Yocto 根文件系统、u-boot 与设备树，保证系统可升级、可远程日志与监控；编写用户态 C/C++/Rust 或 Python 库，提供采样控制、指标统计 API；
参与 BSP 性能调优：缓存一致性、I-Cache/D-Cache、内存带宽与中断延迟。
4. 调试与测试
构建自动化硬件-在-环测试脚本（pytest/JTAG/TCL） ，覆盖SPI 寄存器回读、LVDS 码型检测、CRC 错误注入；
使用 Xilinx Vitis Analyzer、XSDB、Perf、ftrace 等工具定位瓶颈，输出时延、吞吐与功耗报告。
任职资格
必备条件：
1. 嵌入式 Linux 经验：至少 3 年 Xilinx Zynq‑7000 或 Zynq UltraScale+ PS 端驱动 / BSP 开发经验，熟悉 PetaLinux / Yocto、设备树、u‑boot。
2. 数字接口：精通 SPI、LVDS、AXI‑DMA、AXI‑Lite、AXI‑Stream，可独立完成 IC 寄存器配置与时序对接。
3. 高性能数据通路：具备 DDR 带宽优化、DMA 零拷贝与多核调度经验；熟悉 GbE / 10GbE / USB3 / PCIe 之一或以上。
4. 编程语言：精通 C / C++；熟悉 Bash 与 Python，用于脚本化测试和运维。
5. 调试工具：熟练使用 Xilinx SDK / Vitis、XSDB、ILA、示波器、串口控制台。
6. 文档与沟通：能够用释接口与时序。中英文撰写技术文档，并与跨团队成员解释接口与时序。
加分项
有 PL-PS 协同 设计经验（HLS/Vivado） ，能与 PL 工程师共同优化时序与资源；
熟悉 PYNQ：能基于 Python-Overlay 框架快速验证 IP，或为上层应用提供易用 API