任职资格：

1、统招本科及以上学历，3年以上同岗位技术开发经验（本行业优先）；

2、能够熟练使用Vivado或其它国产EDA软件，熟练掌握Verilog HDL语言；

3、能熟练掌握器件资源估算、RTL编码、仿真调试，开发设计经验丰富。

4、熟练使用设计、办公软件。有一定的设计文档编写水平，良好的英文阅读能力。

5、熟悉图像处理、CMOS传感器驱动开发、Camera Link、USB、UDP等接口者优先。

岗位JD：

1、根据要求，参与系统需求分析、系统概要设计工作，负责FPGA逻辑概要设计及详细设计文档。

2、根据要求，设计、开发、调试、维护、管理符合功能、性能要求的产品FPGA逻辑设计。

3、参与解决各种逻辑设计技术问题，参与分析与FPGA逻辑设计相关的硬件板卡或系统的故障原因。

4、参与编写和评审FPGA逻辑设计规范，对其他FPGA设计进行评审。

5、规划并编写FPGA逻辑设计方面专利并协助进行申报。

薪资面议！ 弹性上班打卡、 下午茶、生日购物卡、节日红包或福利品、免费体检卡、五险一金、双休、各类法定假齐全、餐补等

工作地点：长春市经济技术开发区深圳街与浦东路交汇浦东路816-2号（力都大厦）