工艺整合与优化：

• 主导CMOS工艺整合方案设计，协调光刻、刻蚀、薄膜沉积、离子注入等核心工艺模块开发，确保工艺流程的稳定性和可量产性。

• 分析工艺异常（如缺陷、均匀性偏差），定位根本原因并提出改进措施，提升产品良率与可靠性。

• 优化工艺窗口（Process Window），解决关键层（如栅极、接触孔）的工艺匹配性问题，降低制程波动对器件性能的影响。

新产品导入（NPI）支持：

• 与设计团队合作，制定新产品的工艺路线图，完成工艺设计规则（Design Rule）与工艺规格（Spec）的定义。

• 主导工艺验证（Process Qualification），完成电性测试（WAT/CP）数据分析，确保工艺满足芯片性能需求。

跨部门协作：

• 联动制造（Fab）、设备（Equipment）、良率分析（YE）团队，解决量产中的工艺整合问题，缩短产品开发周期。

• 支持客户技术沟通，提供工艺可行性评估及技术风险分析。

技术文档与标准化：

• 编写工艺整合流程文档、失效分析报告及工艺控制规范（Control Plan）。

• 推动工艺标准化建设，建立工艺模块的Best Known Method（BKM）。

• 任职要求：

  1. 学历：微电子学、材料科学、电子工程、物理学等相关专业本科及以上学历。

  2. 经验：

     • 3年以上CMOS工艺整合（PIE）经验，熟悉CMOS全工艺流程（如Logic、Memory、BCD等），完整参与过至少2个工艺节点的量产项目。

     • 精通至少2个核心工艺模块（如光刻、刻蚀、薄膜、掺杂）的原理及整合挑战，具备工艺问题快速定位能力。

     • 熟悉先进工艺技术（如FinFET、FD-SOI）者优先。

  3. 技能：

     • 掌握工艺数据分析工具（JMP、SQL、Excel）及统计过程控制（SPC）方法；

     • 熟悉半导体器件物理与电性测试（WAT/CP）指标关联性分析；

     • 了解工艺仿真工具（如TCAD）及失效分析手段（SEM、TEM、FIB）者优先；

     • 具备基础版图识别能力，能协同设计团队优化工艺兼容性。