招23/24届/25届 本科/硕士毕业的同学，熟悉verilog，Python，perl
主要职责:
1与芯片设计团队合作，提供DFT(Design For Test/可测性设计)实施的方法学支持
任职要求：
1.理解数字逻辑设计和微电子学的基本概念。
2.熟悉Verilog语言。了解ASIC设计流程和方法。
3.具有一定的英文读写能力, 能够使用英文进行工作沟通，过四六级。
4.良好的分析和解决问题的能力。
5.良好的团队合作精神和沟通技巧。
加分项：
具备脚本编程经验，如Tcl/Python/Perl。
了解SDC, 静态时序约束。
具有使用EDA工具的基本经验。
具备基本的DFT知识原理，了解DFTCompiler/Tessent工具。