岗位职责：

1、负责数字IP或SoC模块的RTL设计、功能验证及综合时序优化。

2、参与功耗分析（Power Artist）、形式验证（Formality）等签核流程。

3、探索先进计算架构（如AI加速器/多核处理器）的设计方法论。

核心要求：

1、微电子、电子工程、计算机体系结构方向博士，研究课题涉及VLSI设计或处理器架构。

2、熟练掌握数字IC设计方法学，精通Verilog/SystemVerilog/Chisel等硬件描述语言。

3、在以下领域至少满足一项：

参与ASIC设计全流程（从RTL到GDSII）。

对RISC-V/ARM等处理器微架构有创新性改进实践。

在DAC/ISSCC/IEEE期刊等发表过集成电路设计相关论文。