1.负责 SDC 以及 UPF/CPF 的开发和调试；
2.项目实施阶段的平面布置图设计，功耗规划，IO 规划，布局布线和CTS, 解决时序和拥塞问题；
3. IP 层面和芯片层面的物理验证，检查 DFM 规则；
4. 静态和动态功耗分析、IR 压降/ EM 分析；
5. 擅长时序分析，独立解决从网表/RTL 到 GDS 开发过程中的所有时序问题；
6. 熟悉 DFT 流程，可以独立完成扫描链插入，ATPG 覆盖率分析，完成扫描模式的时序收敛；
应聘要求：
1. 电子工程本科或以上学历；
2. 具备 csh/perl/tcl 脚本编写技巧；
3. 速芯片P&R，先进制程的芯片 P&R，分层设计流程，低功耗P&R 实现，物理布局及验证；
4. 善于排除时序/噪音错误、合成CTS 树，经验丰富；
5 通晓 IC 设计的整个开发流程；
7. 熟练掌握综合，形势验证，布局布线，时序分析，DFT 等 EDA 软件。