职位描述：
1、基带算法设计与优化：
开发物理层核心模块（同步、信道估计、干扰消除）及毫米波补偿技术（波束成形、智能反射面RIS）。实现OFDM、LDPC/Polar码、Massive MIMO等算法在FPGA/ASIC上的硬件加速与资源优化。
2、系统集成与验证：
设计射频-基带协同接口（JESD204B/C协议），完成毫米波端到端链路仿真（BER、吞吐量评估）。主导实验室测试，使用信号分析仪、误码率测试仪等设备完成系统性能调优。
3、技术攻关与创新：
解决高频相位噪声、波束对准延迟、硬件资源限制等核心挑战（如ADPLL、AI波束预测算法）。

任职要求
1、技术能力：
（1）精通数字通信理论：调制/解调（QAM/OFDM）、信道编解码、MIMO及波束管理技术。
（2）熟练掌握FPGA/ASIC开发（Verilog/VHDL），具备DSP高速数据处理经验（TI C66x系列优先）。
（3）熟悉毫米波射频特性及系统级设计（路径损耗补偿、相控阵天线接口）。
2、工具与平台
（1）仿真工具：MATLAB/Simulink、ADS、SystemVue；
（2）开发环境：Xilinx Vivado、Cadence Innovus、CCS；
（3）编程语言：Python（NumPy/SciPy）、C/C++、LabVIEW/PyVISA。
2、​行业知识
（1）深入理解5G NR FR2频段标准（3GPP R15-R17）、IEEE 802.11ay及卫星通信协议（3GPP NTN）；
（2）熟悉FCC/ETSI法规要求及EMC设计规范。
3、软性素质
（1）具备跨部门协作能力（与射频、天线、协议团队高效对接）；
（2）技术敏感度高，能快速学习太赫兹通信、RIS等新兴技术；
（3）本科及以上学历，通信工程、电子工程等相关专业，3年以上基带开发经验。