岗位职责：
1.参与RDMA网卡相关需求分析与讨论，完成FPGA子系统或模块的规格定义与微架构设计 。
2.撰写模块子系统的设计文档，开发RTL代码，完成模块单元仿真 。
3. 配合验证团队完成仿真验证流程。
4.负责相应模块的逻辑综合，时序收敛，设计优化和上板调试 。
5.参与FPGA原型平台搭建与功能测试，配合软件团队完成软件开发和系统测试 。
任职资格：
1. 熟悉verilog，system verilog等编程语言，5年以上相关开发经验。
2. 熟悉Shell、TCL、Python等脚本语言及linux开发环境 。
3.熟练掌握VCS，Verdi，modelsim，Spyglass，Vivado，Quartus等工具。
4. 熟悉以太网，TCP/IP，RDMA等协议原理，有RDMA网卡/数通产品开发经验者。