职位详情
模拟设计工程师(信号链+锁相环)
2.2-2.5万·14薪
浙江赛思电子科技有限公司
西安
3-5年
本科
08-15
工作地址

研祥城市广场

职位描述
岗位职责:
1、负责芯片系统信号链模拟方向电路的规格制定,方案或结构实现;
2、对芯片或模块电路进行版图设计或协助Layout人员完成设计;
3、完成电路参数提取后仿真、行为级建模、混合仿真验证等;
4、参与电路指标的实验室测试计划及测试;
5、参与定义生产测试规格及计划、良率分析及优化;
6、专题的技术攻关及技术培训等。
岗位要求:
1、统招硕士及以上学历,微电子/电子/电路/通信/自动化等相关专业,3年以上相关工作经验,精通模拟电路设计方法和技巧,包括但不限于LDO、PLL、ADC、DAC。
2、能够使用matlab、veriloga等完成系统建模;
3、熟练使用Cadence、SpectreRF等EDA工具,具有较强的问题debug能力;

以担保或任何理由索取财物,扣押证照,均涉嫌违法,请提高警惕

立即申请