岗位职责：

1. 参与数字IC前端设计/验证流程，负责模块级或芯片级RTL设计/验证方案制定

2. 使用Verilog/VHDL进行复杂IP（PCIe/DDR/USB等）的RTL实现或验证环境搭建

3. 开发基于UVM/SystemVerilog的验证平台，构建定向/随机测试用例

4. 完成IP/SoC的功能验证、时序分析及功耗验证，配合后端实现时序收敛

5. 编写设计/验证文档，参与芯片调试及硅后验证

任职要求：

• 熟练掌握数字IC设计流程，具备Verilog/VHDL RTL编码能力

• 熟悉以下至少一项协议：PCIe（Gen3/4/5）、DDR（4/5）、AMBA（AXI/AHB/APB）

• 验证方向需掌握UVM方法学及SystemVerilog验证语言

• 能使用EDA工具（VCS/NC-Verilog、Vivado/Quartus等）进行仿真调试