工作经验
1、3-5年工作经验，至少参与过1-2次成功流片。
1、有从RTL到GDSII的全流程经验，主导过模块级后端协作。
专业知识
2、精通DC综合、低功耗设计（UPF/CPF），熟悉90nm及以上工艺约束。
1、精通Verilog/SystemVerilog，能独立完成复杂模块设计（如高速接口、DSP模块）。
技术能力2、掌握UVM验证方法学，熟悉DC综合、STA时序分析及低功耗设计（UPF/CPF）。
3、具备技术领导力，能指导初级工程师并协调跨部门协作。
工作内容：
1.主导模块级UVM验证环境搭建，制定验证计划。
2编写芯片规格书和设计评审报告，参与技术方案决策。
3独立完成译码电路分析，输出RTL并优化。
4主导芯片后门指令分析工作。