职位职责：
负责FPGA/ASIC逻辑设计验证，包括：
从需求/场景/功能/性能/接口等维度设计测试点
制定验证方案及测试向量
完成白盒/专项验证
核心要求：
2. 精通Verilog/SystemVerilog及UVM验证方法学
3. 熟悉Synopsys验证工具链（VCS/Verdi/DVE优先）
4. 掌握至少一种脚本语言（Perl/Python/Shell/Makefile）
加分项：
5. 具有PCIe/Ethernet协议验证经验
6. 具备适航协议验证经验
7. 熟悉Synopsys VIP验证
8. 掌握形式验证及Lint规范检查职位职责：
负责FPGA/ASIC逻辑设计验证，包括：
从需求/场景/功能/性能/接口等维度设计测试点
制定验证方案及测试向量
完成白盒/专项验证
核心要求：
2. 精通Verilog/SystemVerilog及UVM验证方法学
3. 熟悉Synopsys验证工具链（VCS/Verdi/DVE优先）
4. 掌握至少一种脚本语言（Perl/Python/Shell/Makefile）
加分项：
5. 具有PCIe/Ethernet协议验证经验
6. 具备适航协议验证经验
7. 熟悉Synopsys VIP验证
8. 掌握形式验证及Lint规范检查