岗位职责：
1. 负责TSN（时间敏感网络）交换机、高速以太网设备等产品的硬件架构设计，主导关键元器件选型，完成原理图设计、PCB布局审查及硬件调试；
2. 制定25Gbps及以上高速电路设计方案，重点保障TSN网络低延迟、高可靠性需求，确保信号完整性、电源完整性及电磁兼容性；
3. 基于TSN交换芯片设计时间敏感网络系统，优化时钟同步、流量调度等关键功能；
4. 负责FPGA逻辑与硬件协同设计，实现TSN协议栈加速、数据帧时间戳插入等实时性功能；
5. 完成高速PHY芯片与处理器的接口设计，支持10G/25G/100G以太网通信及TSN特性；
6. 主导硬件功能及性能测试，包括TSN网络端到端延迟测试、时钟同步精度验证、高低温环境实验及EMC测试；
7. 提供量产阶段的硬件问题技术支持，优化可制造性设计，降低生产成本。

岗位要求：
1. 本科及以上学历，电子工程、通信工程、计算机等相关专业；
2. 3年以上硬件开发经验，有TSN网络或工业以太网设备开发经验者优先；
3. 精通25Gbps及以上高速数字电路设计，熟悉Cadence/Allegro等EDA工具，具备SI/PI仿真及问题定位能力；
4. 熟悉TSN交换芯片或高速以太网交换芯片的选型及方案设计；
5. 熟练掌握FPGA外围电路设计，具备TSN协议相关逻辑开发经验者优先；
6. 熟悉PHY芯片接口设计及调试，了解IEEE 802.3标准；
7. 熟悉国产化平台硬件设计者优先；
8. 具备TSN网络性能测试经验及EMC整改能力；
9. 逻辑清晰，具备跨部门协作及抗压能力；
10. 具有TSN协议栈开发经验，熟悉IEEE 802.1Qcc/Qbv/Qbu等标准者优先；
11. 熟悉工业网络可靠性设计者优先；
12. 有国产化TSN芯片替代项目经验者优先；
13. 发表过TSN网络或高速电路设计相关技术论文/专利者优先；
14. 熟悉工业自动化通信协议者优先。