根据电路设计要求和工艺规则，完成模拟集成电路的版图设计。
进行版图的布局规划、匹配设计、寄生参数优化及可靠性设计（如抗闩锁、ESD等）。
执行DRC、LVS、ERC等物理验证，确保版图符合设计规则和电路连接要求。
与电路设计工程师、工艺工程师紧密协作，解决设计过程中的技术问题。
编写相关的版图设计文档。
任职要求
学历： 微电子学、电子科学与技术、集成电路设计与集成系统等相关专业硕士及以上学历，985/211院校毕业生优先。
知识： 熟悉半导体物理、集成电路工艺及器件原理；了解CMOS、Bipolar、BCD等常见工艺技术。
技能：
熟练使用至少一种主流版图设计工具（如Cadence Virtuoso, Synopsys Custom Designer等）。
理解并能够应用版图设计规则（DRC）。
掌握版图验证工具（LVS, ERC）的使用。
具备基本的脚本语言（如Skill, Python, Tcl等）能力者优先。