任职要求：
1. 学历要求：硕士及以上学历，电子、通信、计算机、集成电路等相关专业。
2. 工作经验：具有 5~8 年数字电路中端实现相关工作经验。
3. 专业技能
1)熟练掌握 DC 工具进行逻辑综合，能够根据设计要求进行合理的约束设置和优化策略制定。
2)精通 PT 工具进行静态时序分析，熟悉时序路径分析、时序优化和收敛、功耗分析等技术。
3)具备丰富的 DFT 设计经验，熟悉MBIST、SCAN(Stuck-at和At-speed)、ATPG等技术。
4)掌握 Formal 验证工具的使用，能够进行等价性检查、属性验证等形式验证工作。
5)熟悉 Verilog 或 VHDL 硬件描述语言，能够阅读和理解 RTL 代码。
6)熟悉ECO流程，包括Tapeout前和Tapeout后。
7)了解数字后端物理设计流程，如布局布线、电源规划等。
8)精通Linux shell、Tcl、Perl/Python等常用脚本语言
9)具有完整的Chip Signoff经验。
10)具有22nm及以下工艺的项目经验
4. 能力要求
1)具备良好的问题解决能力和逻辑思维能力，能够独立分析和解决复杂的技术问题。
2)具有较强的团队协作精神和沟通能力，能够与不同团队有效合作。
3)具备较强的学习能力和适应能力，能够快速掌握新的技术和工具。
4)工作认真负责，有良好的时间管理能力和项目管理能力，能够按时完成工作任务