工艺整合与优化

• 负责半导体芯片（逻辑/存储/功率器件等）的全流程工艺整合（光刻→刻蚀→薄膜→离子注入→CMP等）。

• 制定和优化工艺路线，确保各模块参数匹配（如CD均匀性、膜厚一致性）。

• 主导DOE实验设计，解决工艺交互问题（如光刻胶残留导致刻蚀侧壁粗糙）。

良率提升与问题排查

• 分析生产数据（SPC、WAT、CP测试），定位良率瓶颈（如Defect热点、电性参数漂移）。

• 联合PE（工艺工程师）、TD（技术开发）团队推动缺陷根因分析（如颗粒污染、金属短路）。

新产品导入（NPI）支持

• 参与新工艺/新材料的开发验证。

• 编写技术文档，指导量产线工艺转移。

跨部门协作

• 对接客户需求（如车规芯片耐高温要求），提供工艺能力评估报告。

• 联动设备工程师（EE）优化机台参数，联动产品工程师（PE）优化设计规则。