职位性质：全职
工作城市：苏州、成都
招聘人数：
职位描述：
岗位职责
1.负责数字IP规格定义，逻辑设计，RTL代码编写，仿真验证，可测性设计；
2.负责数字IP逻辑集成，前端综合、时序分析，仿真及与后端交互；
3.使用Verilog编写RTL级代码，并完成仿真验证；
4.能够编写C程序支持搭建FPGA测试平台进行测试验证；

5.进行数字模块的综合、时序分析及后仿真；

6.编写完整的设计和验证报告。

任职资格

1.微电子，电子，计算机等相关专业本科或者以上学历；

2.5年以上工作经验，具备分析问题解决问题的能力；

3.精通Verilog和C语言，了解各种硬件逻辑结构和相关验证方法；

4.熟练掌握各种前端SOC设计和EDA工具，具有一定的文档编辑和处理能力；

5.有图像处理设计相关工作经验者、以及MIPI、LVDS、HDMI、DP等视频接口模块设计经验优先。