一、任职要求：

1.学历：硕士及以上学历，微电子、光学工程、物理、材料等相关专业。

2.工作经验：

1)5 年以上半导体工艺整合/研发经验，必须具备 12 英寸晶圆厂 40nm 及以下节点实战经验。

2)至少主导过 Contact/Via/Hole 模块中任一环节的工艺开发（OPC、光刻、刻蚀、ALD 填充、

CMP）。

3)熟练使用检测分析工具：SEM/TEM 剖面分析、EDX 成分检测、缺陷扫描（KLA）等。

4)有 OPC/DUV immersion 工艺经验者优先考虑。

3.具备能力：

1) 具备 DOE 设计及数据分析能力（JMP/JMP Pro 优先）。

2) 出色的跨部门协作与风险预判能力，能主导技术难题攻关。

二、岗位职责：

1. 高深宽比通孔技术开发：

1)主导 40nm 及以下节点的高深宽比的 Contact/Via/Hole 工艺整合研发。

2)优化光刻-刻蚀-填充-平坦化全流程工艺，解决关键缺陷（孔洞、缝隙、过度侵蚀等）。

2. 工艺窗口提升：

1)设计 DOE 实验，协同 OPC、光刻、刻蚀、薄膜、CMP 团队，提升高深宽比通孔的均匀性、

良率及可靠性。

3. 跨部门技术整合：

1)与器件研发团队合作，优化 Contact/Via/Hole 结构，从而满足器件性能指标。

2)协同设计部门制定 Design Rules。

4. 量产转移支持：

1) 主导新工艺从研发线向量产线的转移，建立管控标准（SPC）和故障分析流程。

三、福利待遇：

1、行业有竞争力的薪酬（具体薪资面谈）；

2、五险一金，国家法定假期，不定期团建活动、年度体检、节日礼品、生日礼金等；

3、行业内专家学者定期座谈、交流和培训，提升专业能力和综合素养；

4、岗位具有较大晋升空间，如工作表现达到公司预期，优先获得公司股权激励等。