1.负责DTD/DDR数字子系统的性能设计和架构优化，实现控制器与PHY层、片上总线接口的系统集成与优化；

2.负责DTD/DDR控制器的数字部分交付，包括数据流分析和应用场景下的性能、时序、面积、功耗优化；

3.根据芯片中HBM/DDR/DTD控制器子系统的需求分解、负责DTD/DDR的端到端设计，包括Spec和方案制定、模块RTL编码、时钟复位设计、低功耗设计等，撰写相关文档。