岗位职责：

负责ASIC设计服务系统架构、产品方案：

1）主导面向AI大模型加速、服务器及分布式并行计算场景的ASIC芯片定制系统级解决方案。

2）围绕客户应用场景，深度理解客户业务需求，提供业内有竞争力的从芯片架构定义到量产交付的端到端技术方案，推动客户在算力基础设施领域的芯片定制化落地。

3）输出完整的ASIC系统规格书，涵盖性能、功耗、面积（PPA）目标及软硬件协同需求。

4）端到端ASIC开发管理：主导ASIC全流程开发，包括架构定义、RTL设计、验证、物理实现及流片交付，协调跨职能团队（前端设计、验证、后端、软件）资源，确保项目按计划达成量产里程碑，解决关键技术风险。

5）技术生态整合与创新：负责行业及技术洞察，跟踪前沿技术，并结合计算/网络基础设施需求，推动ASIC架构到底层技术的协同优化创新（STCO），如：分布式计算网络架构，ASIC chiplet架构，软硬件协同、互联技术、内存管理等提升ASIC芯片及客户应用系统的性能，能效，降低系统成本。

6）客户协作与交付保障：作为技术接口人，主导客户技术沟通、方案评审及交付物验收，确保芯片设计符合应用场景需求；提供量产后的系统级调优支持，助力客户产品快速商用。

任职要求：

1）学历：电子工程/计算机/微电子专业硕士及以上学历，10年以上工作经验；

2）系统架构：精通分布式计算硬件栈（CPU/GPU/NPU/DPU/NIC），理解智算互联协议（如NVLink/CXL）、Scale up/Scale out网络交换架构（Switch ASIC）、高带宽内存（HBM/GDDR）及缓存一致性模型；

3）掌握从Spec到GDSII的SOC芯片设计全流程，精通先进工艺下的PPA优化、时序收敛及DFT策略等；

4）熟悉大模型计算特性、分布式训练框架，具备算力-通信-存储协同优化能力等；

5）5年以上大型SoC开发经验，3年以上系统架构或芯片方案负责人经验，参与过AI训练/推理芯片或服务器级大型异构Chiplet ASIC的量产项目

6）具备多工艺节点流片经验，熟悉2D/2.5D/3D封装及关联IP及平台技术，包括：D2D（UCIe）SerDes，HBM集成，光互联等；

7）做事认真负责，逻辑思维较强，学习能力较强，良好的表达能力，良好的开放性及抗压能力。

此岗位工作地点有上海、深圳、南京、西安 四个城市可选