职责描述：
1. 完成逻辑综合，制定综合策略、模块约束，并优化面积、功耗和时序；
2. 维护时序约束，支持后端时序收敛；
3. 完成形式验证和静态时序分析，修复违例路径；
4. 制定全芯片DFT方案，插入扫描链、MBIST等测试电路；
5. 生成自动测试向量，确保测试覆盖率；
6. 协助完成量产测试，对失效点提供诊断报告；
7. 完成上级要求的其他工作；
岗位要求：
1. 硕士及以上学历，电路、通信、计算机、微电子、集成电路及相关专业优先；
2. 3年及以上相关工作经验，且至少有一个IC设计项目的中端及DFT经验；
3. 熟悉逻辑综合流程，完成时序分析和收敛，平衡性能参数；
4. 熟悉静态时序分析及形式验证流程；
5. 熟悉DFT插入及自动测试向量生成流程；
6. 熟悉UNIX环境，精通Shell/Perl/TCL/Makefile等脚本语言；
7. 优秀的英语读写能力；
8. 工作认真、耐心、负责，有较强的质量意识；
9. 具备较强的团队协作能力和沟通表达能力；