要求：

1、 通信工程、信号信息类相关专业，统招在读研究生，研究生一年级及以上；

2、 连续实习时间不低于6个月优先，每周到岗时间不低于4天，可以从年后开始实习；

3、 使用过电路设计相关EDA软件，或完成过Verilog/VHDL逻辑软件编写，或熟悉MATLAB等仿真软件，有信号分析、卫星通信、调制解调、OFDM、相控阵、FEC知识了解和实操经验，了解Python、硬件编程等；

4、 实习方向包括高速信号处理电路设计、高速接口电路设计、信号处理算法设计、逻辑驱动软件设计、信号分析、通信信号识别、编码识别、算法仿真识别等，已有这些经验优先录用。