工作职责：

1. 集成电路芯片设计项目中模拟以及数字模块的版图设计；

2. 全芯片top level layout，floor plan，ESD, I/O等设计；

3. 流片前GDSII文件准备和提交；


任职要求：

1. 熟练使用Cadence的Virtuoso Layout-XL工具； 熟练使用Cadence的Dracula、Diva以及Calibre验证工具；

2. 熟悉CMOS集成电路基本单元、PN结、PNP、NPN工作原理； 熟悉Cmos、Bicmos、Bipolar、BCD工艺制程。

3. 熟悉模拟版图匹配规则及版图寄生对性能的影响，懂ESD设计及Latch-up原理；

4. 较强的独立思考能力，有分析问题、解决问题的能力；

5. 有较强的团队合作精神与沟通能力；

6. 有模拟版图或RF版图设计经验优先；

7. 大学本科及以上学历，电子工程或微电子相关专业，性别不限；

8. 扎实的工艺及版图设计理论基础；

9. 有独立完成项目版图设计及流片成功经验者优先。