岗位职责：
1. 根据UVM方法学构建testbench，负责数字IP模块，及其子系统的验证环境的搭建；
2. 负责相关测试激励的生成和覆盖率分析；
3. 负责验证环境和流程的开发和维护。
任职条件：
1. 精通system Verilog 等验证语言；
2. 熟悉UVM验证方法学，有UVM验证环境搭建经验；
3. 了解完整的芯片验证流程，包括测试计划，测试，覆盖率模型等；
4. 熟悉常用脚本语言（Python、Perl、TCL）；
5. 积极上进，有责任心，具备良好的团队合作能力；
6.统招本科及以上学历。
7.有3年及以上经验。
有以下一条/多条验证经验者优先：
- RISCV/ARM CPU IP/DMA/系统验证经验；
- Chiplet/UCIE/验证经验；
- DDR验证经验；
- SMMU验证经验；
- CHI/一致性总线验证经验；
- Formal 验证经验。