1.精通Veri log或VHDL硬件描述语言，熟悉FPGA 开发工具（如Xilinx、Vivaldi等）；
2.熟悉FPGA设计流程，包括仿真、综合、布局布线、时序分析、信号处理等；
3.电子信息、通信工程等专业优先考虑；
4.3年或以上工作经验；
5.具有较强的学习能力、工作责任心以及良好的语言沟通能力和团队合作精神。